PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-085477

(43) Date of publication of application: 30.03.1999

(51)Int.Cl.

G06F 7/58 H03K 3/84

(21)Application number : 09-248448

(71)Applicant : SONY CORP

(22)Date of filing:

12.09.1997


(72)Inventor: GENDAI YUUJI

(54) NOISE GENERATION DEVICE AND SIGNAL GENERATION DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a noise generation device capable of quickly generating a good quality normal random number(RN) noise while suppressing the increase of hardware.

SOLUTION: An RN sequence of 72 bits is generated by a uniform RN generator 100 and rearranged by a rearranging circuit 110 to generate six 12-bit RN strings MS0 to MS5. An exclusive OR operation part 130 finds out EXOR between a 12-bit RN string ES2 generated from an EX string generator 120 and each of bits of the RN strings MS0 to MS5 and outputs an RN string MOUT in which all '1's are properly distributed and uniformity and normality are guaranteed, thus a 72-bit RN string MOUT is obtained. A carry save adder(CSA) tree



constituted of a CSA executes adding processing for the RN string MOUT outputted from the operation part 130 and a full adder 150 finally obtains a 10-bit normal distribution RN string NS1.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開平11-85477

(43)公開日 平成11年(1999)3月30日

(51) Int.CL.8		織別紀号	PΙ		
G06F	7/58		G06F	7/58	С
H03K	3/84		H03K	3/84	Α


		密查請求	未請求 菌泉項の数8 OL (全 12 頁)
(21)出顧器号	特顧平9−218448	(71)出廢人	000002185 ソニー株式会社
(22)出題日	平成9年(1997)9月12日		京京都品川区北品川6丁目7番35号
		(72) 発明者	源代 裕治 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
		(74)代理人	弁理士 佐藤 隆久

(54)【発明の名称】 ノイズ発生装置および信号生成装置

(57)【要約】

【課題】ハードウェアの増加を抑制しながら、高速に良 質な正規乱数ノイズを発生できるノイズ発生装置が要望 されている。

【解決手段】一樣乱数発生器100により72ビットの 乱数系列が発生され、並べ替え回路110により並び替 えられて12ビットの6個の乱数列MS0~MS5が生 成される。エクスクルーシブOR演算部130により、 EX系列発生器120で生成された12ビットの乱数列 ES2と乱数列MS0~MS5のそれぞれのビットのE XORが求められ、「!"の総数が適当に散らばってお り、一様性および正規性が保証された?2ピットの乱数 列MOUTが得られる。エクスクルーシブOR演算部1 30から出力された乱数列MOUTに対して、CSAに より構成されたCSAツリー140により加算処理が行 われ、さらにフルアダー150により最終的に10ビッ トの正規分布乱数列乱数列NS1が得られる。



【特許請求の範囲】

【請求項1】M系列符号の生成規則を表す状態遷移行列 Mに対して所定の変換を行い得られる。よりハミング距 離の大きい符号列を生成する遷移行列に基づいた構成を 有し、一様乱数を生成する一様乱数生成手段と、

前記生成された一様乱数より所定数の乱数を選択し、該 選択した乱数を加算して正規分布乱数を生成する加算手

前記生成された正規分布乱数をアナログ信号に変換し、 正規分布特性を有するノイズ信号を生成するデジタル/ 19 アナログ変換手段とを有するノイズ発生装置。

【請求項2】前記一樣乱數生成手段は、前記遷移行列M に対して、正則行列Aを用いてA-1MAと変換して得ら れる行列、または、Mの転置行列「Mを用いてA-1 'M Aと変換して得られる行列を、前記符号列を生成する遷 移行列とし、該遷移行列に基づいて構成される請求項1 記載のノイズ発生装置。

【請求項3】前記一様乱数生成手段は、前記遷移行列M に対して、前記正則行列Aとして直交行列ひとその転置 行列'Uを用いて、'UMUまたは'U'MUと変換し 20 て得られる行列を前記符号列を生成する遷移行列とし、 | 該遷移行列に墓づいて構成される請求項2記載のフィズ 発生装置。

【請求項4】前記一様乱数生成手段は、前記遷移行列M に対して、前記直交行列Uとして任意の重なり合わない*

 $P = \prod_{i} (U_i^{u_i} W_i^{\eta_i})$

... (1)

但し、 u_i 、 n_i は、 u_i 、 $n_i \ge 0$ の整数である。

【語求項8】所望のデジタル信号波形データをアナログ 39 【発明の属する技術分野】本発明は、ノイズ発生装置、 信号に変換し、主たる信号を生成する第1のデジタル/ アナログ変換手段と、

M系列符号の生成規則を表す状態遷移行列Mに対して所 定の変換を行い得られる。よりハミング距離の大きい符 号列を生成する遷移行列に基づいた構成を有し、一様乱 数を生成する一様乱数生成手段と、

前記生成された一様乱数より所定数の乱数を選択し、該 選択した乱数を加算して正規分布乱数を生成する加算手 段と、

前記生成された正規分布乱数をアナログ信号に変換し、 正規分布特性を有するノイズ信号を生成する第2のデジ タル/アナログ変換手段と、

前記生成されたノイズ信号を前記主たる信号に対して所 望のS/N比となるようにその振幅を調整する第1の振

前記生成された主たる信号と、前記振幅の調整されたノ イズ信号を合成し、ノイズのED加された信号を生成する 信号合成手段とを有する信号生成装置。

【発明の詳細な説明】

[0001]

*!行からのs、行とう行からのs、行(;≠j)とを入 れ替えた行列Sとその転置行列「Sを用いて、「SMS または 'S'MSと変換して得られる行列を前記符号列 を生成する遷移行列とし、該遷移行列に基づいて構成さ れる請求項3記載のノイズ発生装置。

【請求項5】前記一樣乱数生成手段は、前記遷移行列M に対して、前記正則行列Aとして自己直交行列Wを用い て、WMWまたはW、MWと変換して得られる行列を前 記符号列を生成する遷移行列とし、該遷移行列に基づい て構成される請求項2記載のノイズ発生装置。

【謂求項6】前記一様乱数生成手段は、前記遷移行列M. に対して、前記自己直交行列Wとして単位行列Iに第1 行第1列(1×1)の要素が1の行列目,,を加算した行 列B(=!+E;;)を用いて、BMBまたはB 'MBと 変換して得られる行列を前記符号列を生成する遷移行列 とし、該遷移行列に基づいて構成される請求項5記載の ノイズ発生装置。

【請求項7】前記一様乱数生成手段は、前記遷移行列M に対して、前記正則行列Aとして直交行列Uと自己直交 行列♥とを任意に乗算した(1)に示す行列Pを用い て、P⁻¹MPまたはP⁻¹ 'MPと変換して得られる行列 を前記符号列を生成する遷移行列とし、該遷移行列に基 づいて構成される請求項2記載のノイズ発生装置。 【麩1】

特に正規分布特性を有する正規乱数を発生するノイズ発 生装置と、そのノイズ発生装置を適用した所望の波形を 有する信号生成装置に関する。

[0002] 【従来の技術】データ記憶装置に蓄積されたデジタルデ ータをデジタル/アナログ変換し、所望のアナログ信号 を発生する信号生成装置(以降、これを波形生成装置と 言う場合もある)が、各種試験や測定のための信号源と して広く用いられている。たとえば、ハードディスク装 40 置の信号処理 I Cに対して再生 R F データを疑似的に入 力して評価する場合や、通信用信号処理!Cに伝送され た信号を疑似的に入力して行う試験などに用いられる。 そのような試験では、理想的な信号のみではなく、ある 程度のノイズを含む信号を用いる必要がある。そしてそ のノイズは、被試験対象の動作が固定的になるのを避け るために毎回異なることが望ましい。

[0003]

【発明が解決しようとする課題】しかしながら、これま での波形生成装置においては、そのように毎回異なるノ 50 イズを用いて信号波形を生成することが難しいという間

題がある。まず、ノイズを波形生成装置内で発生しよう とすると、大規模の回路が必要となりハードウェアの大 幅な増加が避けられない。そのため、通常は、ノイズを 含む波形データを毎回外部より入力してやる方法がとら れている。しかし、これまでの波形生成装置では生成す る信号の速度に比べてデータ転送速度が非常に遅いた め、生成する信号の速度あるいは試験および測定を行う 時間がデータの書き込み速度により制限されてしまうと いう問題を生じている。たとえば、1GS(ギガサンブ ル)/紗の速度で信号を生成できる装置においても、デ 10 乗算した(2)に示す行列Pを用いて、P-1MPまたは ータの書き込みは5MS(メガサンブル)/秒程度であ る。

【0004】したがって、本発明の目的は、ハードウェ アの増加を抑制しながら、高速に良質な正規乱数フィズ を発生できるノイズ発生装置を提供することにある。ま た。本発明の他の目的は、ハードウェアの増加を抑制し ながら、良質の正規乱数ノイズを含んだ任意の波形信号 を実時間で生成することのできる波形生成装置を提供す ることにある。

[0005]

【課題を解決するための手段】したがって、本発明のノ イズ発生装置は、M系列符号の生成規則を表す状態遷移 行列Mに対して所定の変換を行い得られる、よりハミン グ距離の大きい符号列を生成する遷移行列に基づいた標 成を有し、一様乱数を生成する一様乱数生成手段と、前 記生成された一様乱数より所定数の乱数を選択し、該選 択した乱数を加算して正規分布乱数を生成する加算手段 と、前記生成された正規分布乱数をアナログ信号に変換 し、正規分布特性を有するノイズ信号を生成するデジタ ル/アナログ変換手段とを有する。

【0006】特定的には、前記一様乱数生成手段は、前 記達移行列Mに対して、正則行列Aを用いてA 1MAと 変換して得られる行列、または、Mの転置行列「Mを用 いてA11 MAと変換して得られる行列を、前記符号列 を生成する遷移行列とし、該遷移行列に基づいて構成さ れる。また特定的には、前記一様乱数生成手段は、前記 遷移行列Mに対して、前記正則行列Aとして直交行列U とその転置行列「Uを用いて、「UMUまたは「U「M Uと変換して得られる行列を前記符号列を生成する遷移 行列とし、該遷移行列に基づいて構成される。さらに特 40 定的には、前記一様乱数生成手段は 前記選移行列Mに 対して、前記直交行列ひとして任意の重なり合わない。 行からのよ、行とう行からのよ、行(i ≠ j) とを入れ 替えた行列Sを用いて、「SMSまたは「S「MSと変 換して得られる行列を前記符号列を生成する遷移行列と し、該選移行列に基づいて構成される。

【0007】また特定的には、前記一様乱数生成手段 は、前記遷移行列Mに対して、前記正則行列Aとして自 己直交行列Wを用いてWMWまたはW、MWと変換して 得られる行列を、前記符号列を生成する遷移行列とし、 該遷移行列に基づいて構成される。さらに特定的には、 前記一様乱数生成手段は、前記遷移行列Mに対して、前 記自己直交行列型として、単位行列工に第1行第1列 (i×j)の要素が1の行列E...を加算した行列B(= !+Eii)を用いて、BMBまたはB 'MBと変換して 得られる行列を前記符号列を生成する遷移行列とし、該 遷移行列に基づいて構成される。また特定的には、前記 一様乱数生成手段は、前記遷移行列列に対して、前記正 則行列Aとして直交行列Uと自己直交行列Wとを任意に P-1 'MPと変換して得られる行列を前記符号列を生成 する遷移行列とし、該遷移行列に基づいて構成される。 [0008]

【数2】

$$P = \Pi_{i,j} (U_{i,j}^{u_i} W_{i,j}^{n_j}) \cdots (2)$$

但し、u., n.は u;, n; ≥0の事欲である。

【①①①9】また、本発明の信号生成装置は、所望のデ 20 ジタル信号波形データをアナログ信号に変換し主たる信 号を生成する第1のデジタル/アナログ変換手段と、M 系列符号の生成規則を表す状態遷移行列Mに対して所定 の変換を行い得られるよりハミング距離の大きい符号列 を生成する遷移行列に基づいた構成を有し、一様乱数を 生成する一様乱数生成手段と、前記生成された一様乱数 より所定数の乱数を選択し、該選択した乱数を飼算して 正規分布乱数を生成する加算手段と、前記生成された正 規分布乱数をアナログ信号に変換し、正規分布特性を有 するノイズ信号を生成する第2のデジタル/アナログ変 換手段と、前記生成されたノイズ信号を前記主たる信号 に対して所望のS/N比となるようにその振幅を調整す る第1の振幅調整手段と 前記生成された主たる信号 と、前記録幅の調整されたノイズ信号を合成し、ノイズ の印刷された信号を生成する信号合成手段とを有する。 [0010]

【発明の実施の形態】本発明の一実施の形態の波形生成 装置を図1~図10を参照して説明する。図1は「その 本実施の形態の波形生成装置の構成を示すプロック図で ある。波形生成装置1は、波形記憶装置10、第1のデ ジタル/アナログ変換部(DAC)20、加算器30、 主源衰器40 低域通過フィルタ(ローパスフィルタ) 50、ノイズ発生装置60、第2のデジタル/アナログ 変換器(DAC)70および副減衰器80を有する。 【①①11】波形生成装置1の構成について説明する。 波形記憶装置10は、たとえば半導体記憶装置により模 成され、所望の波形を生成するための波形データが外部 より入力され蓄積される。波形生成時にはこの波形デー タが順次読み出され、DAC20に出力される。なお、 波形記憶装置10においては、1サンプルの波形データ 50 は8ビットで表される。第1のデジタル/アナログ変換

部(DAC)20は、入力された波形データをアナログ 信号に変換し加算器30に出力する。

【0012】ノイズ発生装置60は、正規乱数列からな るデジタルノイズ信号を発生し、DAC70に出力す る。この本発明に係わるノイズ発生装置60の構成につ いては後に詳細に説明する。第2のデジタル/アナログ 変換部(DAC)70は、ノイズ発生装置60より入力 されたデジタルノイズ信号をアナログ信号に変換し副減 衰器80に出力する。副減衰器80は、DAC70から 出力されたアナログノイズ信号を所望の減衰率で減衰さ 10 せ、加算器30に出力する。

【0013】 加算器30においては、DAC20より入 力された波形データと、副源衰器80より入力されたノ イズ信号とを合成してノイズののった所望の信号を生成 し、、主滅衰器40に出力する。主源衰器40は、加算 器30で台成された信号を所望の減衰率で減衰させ、所 望の振幅の信号に変換し、ローパスフィルタ50に出力 する。ローパスフィルタ50は、主滅衰器40より出力 された信号の高調波ノイズをカットし、生成した信号を 波形生成装置1より出力する。

【①①14】波形生成装置1の動作について説明する。 まず、生成しようとする波形のデジタルデータが、予め 波形生成装置1に入力されて波形記憶装置10に蓄積さ れる。波形の生成を開始すると、波形記憶装置10は蓄 **積されているデータを順次読み出し出力する。また、ノ** イズ発生装置60は順次ノイズを生成する。波形記憶装 置10およびノイズ発生装置60より各ヶ出力されるデ ジタル波形データおよびデジタルノイズデータは、DA C20およびDAC70で基々アナログ信号に変換され

【0015】アナログ信号に変換されたノイズ信号は、 副城衰器80でその振幅が調整される。この副城衰器8 Oにおける緩幅の調整により、波形信号にED加されるノ イズのレベルが調整される。換言すれば、生成する信号 のS/N比が所望の値に調整される。生成されたアナロ グ波形信号および、副減衰器80で振幅の調整されたア ナログノイズ信号は、加算器30で合成されてノイズを 含んだ信号が生成され、さらに主滅衰器40でその信号 全体の緩幅が調整され、最後にローバスフィルタ50で 高調波ノイズがカットされて出力される。

【0016】とのような波形生成装置1によれば、ノイ ズを考慮しない所望の波形データをデジタルデータとし て一度記憶するだけで、毎回異なるノイズが所望のS/ N比で重量された、任意の波形の信号を発生することが

【0017】次に、ノイズ発生装置60について図2~ 図10を参照して説明する。まず、ノイズ発生装置60 においてノイズデータを生成する発生方法の概略につい て説明する。波形生成装置1においては、試験および測 れる場合があるが、通常は正規乱数(ホワイト・ガウシ アン・ノイズ)を用いる場合が多く、正規乱数を発生で きれば一般的なケースには対応可能である。そとでノイ ズ発生装置60も、その正規分布乱数を発生する。

【0018】ノイズ発生装置60において、正規乱数を 発生する方法として、たとえば12個の独立した一様な 乱数を加算する方法を用いる。この方法は、x、(ょ= 0、1~11) を区間 (0、1) 上の一様乱数とする と、これらの乱数の和 $\{x_0 + x_1 \cdots x_{10} + x_{11}\}$ が、 平均値6、分散が1の正規分布に非常に近似しているこ とを利用する方法である。そのために、ノイズ発生装置 60においては、12個の一様乱数を高速に発生させる 必要がある。

【0019】また、前述したように波形記憶装置10か **ら再生出力される波形データは8ビットのデータなの** で、ノイズ発生装置60により生成する正規乱数も8ビ ットのピット帽を有していることが望ましい。 12個の 乱数の加算で3ピット強増えるので、元になる一様乱数 としては5ビット弱が必要であることになるが、道常、 20 ノイズのレベルが信号のレベルより小さいことを考慮す ると、4ビットでも十分である。一方で、一様乱骸に対 する量子化誤差が発生するので、これを無視できるよう な錯度が必要となる。これらを考慮し、本実施の形態の ノイズ発生装置60においては、6ピットの一様乱数を 用いるものとする。

【りり20】そしてこのように、ピット幅6の一様乱数 を12個加算して正規分布乱数を発生する場合。1つの 正規分布乱数を発生するために合計了2ピットの一様乱 数が必要となる。以上をまとめると、ノイズ発生装置6 30 0においては、72ビットの一機乱数を生成し、6ビッ トずつの12個の一様乱数としてそれらを加算して正規 乱数を生成する。なお、生成される正規乱数は、結果的 に1リピットの値となる。また、この正規乱数の生成 は、波形生成装置の1クロック(1サンブル)に対して 1個の正規乱数を生成する。

【0021】以下、ノイズ発生装置60の構成について 具体的に説明する。図2は、ノイズ発生装置60の構成 を示すプロック図である。ノイズ発生装置60は、一様 乱数発生器100、並べ替え回路110、EX系列発生 40 器120、エクスクルーシブOR油算部130. CSA ツリー140およびフルアダー150を有する。

【0022】一様乱数発生器100は、M系列に基づい た遷移行列に基づいて72ビットの一様乱数を生成し、 並べ替え回路110に出力する。

【0023】まず、このM系列について説明する。nビ ット幅のレジスタの各ピットに、ガロア体GF(4)上 のn次の原始多項式による剰余群の係数列を対応させる と、このレジスタは、n ビットで表現できる2 ** 通りの 内全ビットがりであるものを除く2"-1通りを表現で 定の目的により種々の分布特性を有するノイズが要求さ 50 きることになる。このようなレジスタにより作られる系 r 6 •

列をM系列と呼び、その状態推移は、非常に周期の大き な一様乱数と考えることができる。nビット幅のレジス タでM系列を実現する時、各クロックによる状態能移は 線形である。したがって、一般に、n次正方行列Mを用 いると(3)のように表される。

[0024]

【數3】

$$v_{i+1} = Mv_i \qquad \cdots (3)$$

【0025】ととで、v、は、香目の時刻におけるレジ トルをv。とした時、K番目のベクトルv。は(4)の よろに表される。

[0026]

【敎4】

$$v_k = M^k v_b \qquad \cdots (4)$$

[0.027]従って、 M^k (k=1, 2, ···, 2* -1) は全て異なっており、Mのべき乗で作られる巡回 群くM>は体をなす。<M>の代数的構造から考えて、 Mは対応する原始多項式のゼロ元になる。以後、この行 列Mを原始遷移行列と呼ぶことにする。行列Mが与えら 20 れると、それに対応するレジスタ構造は1対1に対応す る。具体的には Mの中で1である要素に対応して、ラ ッチ間の接続。もしくは排他論理和経由の接続が発生す

【0028】具体例をあげて説明する。たとえば、3次 の原始多項式x゚+x+lを法とするxの巡回表現を考 えると、その系列は(5)のようになる。

[0029]

【敎5】

$$x \equiv x$$

 $x^x \equiv x^x$

 $X_1 \equiv X+1$

 $X_1 \equiv X_x + X$... (5)

 $x^{*} - x^{2} + x + 1$

 $X_i \equiv X_s + i$

 $x^7 \equiv 1$

【0030】右辺の多項式にx¹,x¹,x⁰ = 1の係数に 対応する3次ベクトルマを対応させると、遷移行列Mは、 (6) のように表される。

[0031]

【敎6】

$$M = \begin{pmatrix} 0 & 1 & 0 \\ 1 & 0 & 1 \\ 1 & 0 & 0 \end{pmatrix} \cdots (6)$$

【0032】そして、これに対応するハードウェアは、 図3のようになる。

【0033】また、4次の原始多項式x1 + x + 1 に対 しては、(7) に示すような遷移行列Mを対応させるこ とができる。

[0034] 【数?】

$$\mathbf{M} = \begin{pmatrix} 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 0 & 0 & 0 \end{pmatrix} \qquad \cdots (7)$$

【0035】そして、これに対応するハードウェアは、 図4のようになる。この遷移行列Mに対応するシフトレ スタの状態を示すn次ペクトルである。任意の状態ペク 19 ジスタの状態運移を、初期状態(①、①, ①, ①, 1)から 記すると、(表1)のようになり、一種の乱数となって いる。

[0036]

【表】】

【0037】しかしながら、表1からわかるように、実 はこの構成のみでは推移する前後の状態における相関が 大きい。たとえば、クロックの前後でシフト分をのぞく と両端の2ピット以外変化しない。表1は4ピットのシ フトレジスタであるが、これをたとえば、後述するよう に13ビット、17ビット、23ビット、あるいは、7 2ビットというように長くすると、そのビット長に相応 するサンフルだけ、非常に相関の強い系列が連続するこ とになる。

49 【0038】そとで、本実能の形態のフィズ発生装置6 ①においては、この行列をさらに変換する。前述したよ うに、遷移行列とそれに対応するシフトレジスタは一意 に対応されることができるが、一つの原始多項式に対応 する運移行列は1つではない。行列Mは(8)に示す特 性多項式のゼロ元である。なお(8)において、「はn 次単位行列を表す。

[0039]

【数8】

$$f(\lambda) = |M - \lambda| \qquad \cdots (8)$$

【()()4()】したがって、原始遷移行列は、特性多項式

10

※【0044】この行列Bを用いて、(11)に示すよう

が原始多項式である行列のことであると言える。特性多 項式は、(9)に示すように、正則行列Aを用いた座標 変換A 1 M A で不変なので、1 つの原始遷移行列から座 標変換によって作られた行列もやはり原始遷移行列であ来

* ることが言える。 [0041]【数9】

 $|A^{-1}MA - \lambda I| = |A^{-1}(M - \lambda I)A| = |A^{-1}|M - \lambda I| |A| = |M - \lambda I| \cdots (3)$

【0042】そこで、(10)に示す行列Bを考える と、ガロア体(4)上では、B*は単位行列!となる。 したがって、BT=Bである。

なA、をつくりこれを選移行列とする。 [0045]

10 【数11】

【数10】

$$B = \begin{pmatrix} 1 & 1 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{pmatrix} \cdots (10)$$

$$A' = BAB = \begin{pmatrix} 0 & 1 & 1 & 0 \\ 0 & 0 & 1 & 0 \\ 1 & 1 & 0 & 1 \\ 1 & 1 & 0 & 0 \end{pmatrix} \qquad \cdots (11)$$

【10046】との遷移行列A。に対応するハードウェア を図5に示す。図5に示す遷移行列に対応する回路にお いて、ラッチ間でのエクスクルーシブ〇Rの必要入力数 は、遷移行列の1行中の1の数に等しい。2入力エクス クルーシブORで構成するときには、ラッチ間の最大エ クスクルーシブORの段数は、1が最も多い行の1の数 より1小さいものとなる。図5に示した回路により生成 される系列の状態遷移を、(表2)に示す。

【①①48】表2からわかるように、この系列はM系列 としての周期を保存し、かつ、表上に示した系列よりも 1クロックごとのハミング距離が大きいことがわかる。

本実能の形態においては、 M系列の生成規則を表す遷移 行列Mに対して、前述したように正則行列Aを用いてA **MAの変換を行い、これにより得られ遷移行列に基づ いて乱数を発生する。すなわち、この遷移行列に基づい て構成されるシフトレジスタを中心とする乱数発生回路 を用いて一様乱数を発生する。

【0049】一様乱数発生器100においては、そのよ うな遷移行列を用いて72ビットのM系列を直接生成し 30 てもよいが、より生成する乱数間の組関を小さくするた めに、複数の系列を合成して72ビットの正規乱数を生 成する。この時に、72ビットを複数の系列に分割する 方法は任意でよいが、72ビットの乱数としての周期を 長くするために、各系列のビット数はお互いに素である ことが望ましい。具体的には、35ビット系列と37ビ ット系列の組み合わせ、あるいは、13ピット、17ピ ット、19ピットおよび23ピットの各系列の組み合わ せが好適である。

【0050】そのような、13ピット、17ピット、1 40 9ビットおよび23ビットの各M系列を生成する原始多 項式の具体例を(12)~(15)に示す。

[0051]

【敎12】

$$x^{ii} + x^{ii} + x^{i} + x^{i} + x^{i} + 1$$
 ... (12)

$$X^{17} + X^{12} + X^{5} + X^{3} + 1$$
 ... (13)

$$x^{10} + x^{11} + x^{13} + x^{10} + x^{4} + x^{2} + 1$$
 ... (14)

$$X^{29} + X^{29} + X^{13} + X^{9} + X^{4} + X^{2} + 1$$
 ... (15)

(7)

【0052】並べ替え回路110は、連続する乱数間の 相関をさらに少なくするために、一様乱数発生器100 で生成され出力された72ビットの一様乱数に対して、 ビット位置の並び替えを行うものである。72ビットの データは2'~2°の桁(重み)を有する6ビットの2 進データ12個であり、同一の桁同士のピットを入れ換 えても効果がないので、12回繰り返される6種類の数 値を最もランダムに並べるような手法によりに並び替え が行われる。本実施の形態においては、フーリエ変換し た場合の周波数スペクトルができるだけ均等になるよう 10 に、その分散を最小にするような並び替えを行う。な 8、並べ替え回路110は一様乱数発生器100と後述 するエクスクルーシブOR海算部130との間の接続を 規定する回路であり、並べ替えをどのように行ってもハ ードウェアの量は変化しない。並び替えの行われた72 ビットの一様乱数は、エクスクルーシブ〇R演算部13 ()に出力される。

【0053】EX系列発生器120は、さらに連続する 出力間の相関を少なくするために、並べ替え回路 1 1 () より出力される?2 ビットの一様乱数の各ピットに対し、20 て、エクスクルーシブOR (EXOR) を計算するため に印加する新たな系列(以後、これをEX系列という) を生成する。このEX系列を生成する方法としては、別 のM系列を用いる方法や、±1カウンタを用いる方法な とがあるが、本実施の形態においては、EX系列のビッ ト帽において、全ての組み合わせを1周期の間に1回ず つとり、EX系列のクロックごとの0/1の変化敘が、 1周期の合計で最大となるような乱数系列を生成する。 なお、EX乱数系列のビット幅は、本実施の形態では6 であり、その周期は64である。

【0054】そのEX系列発生器120の具体的構成例 を図6に示す。図6において、EX系列発生器 120 は、6ビットのマスタレジスタMLと5ビットのスレー プレジスタSilを有する。マスタレジスタMLは、クロ ック信号CLKの立ち上がりエッジで入力繼子DO~D 5に入力されているデータを取り込み。それぞれ出力総 子Q0~Q5に出力する。スレーブレジスタSしは、ク ロック信号CLKの立ち下がりエッジで入力幾子D1~ D5に入力されているデータを取り込み、それぞれ出力 蝎子Q1~Q5に出力する。また、マスタレジスタML およびスレーブレジスタSしは、ともにリセット信号R STによりリセットされる。マスタレジスタMLの出力 mli)~m!5であるEX乱数系列ES!が2回繰り返 されて12ビットのEXデータES2が生成され、エク スクルーシブ〇R演算部130に出力される。

【0055】エクスクルーシブOR演算部130は、並 べ替え回路!10より入力される72ピットの一様乱数 の各ピットに対して、EX系列発生器120より入力さ れるEXデータES2を用いてエクスクルーシブOR

130の具体的構成を図了に示す。エクスクルーシブO R演算部130は、6個のエクスクルーシブOR演算器 130_0~130_5を有する。 各エクスクルーシブ OR演算器130_1(i=0~5)には、並べ替え回 路110より入力される番々12ピットの6個の一機乱 数のいずれかと、EX系列発生器120より入力される 12ビットのEXデータEXS2が入力され、ビット同 士のエクスクルーシブORが求められ、結果の12ビッ トのデータが出力される。このようなエクスクルーシブ ORを求めることにより、"1°の総数が適当にちらば ったそれぞれ12ビットの乱数列MOS0~MOS5が 生成され、周期がおよそ211であり一様性も保証された 72ビットの乱数列MOUTとしてCSAツリー140 に出力される。

【0056】CSAツリー140およびフルアダー15 ①は、エクスクルーシブOR演算部130で生成された 各々6ビットの12個の一様乱数を加算する回路であ る。本実施の形態においては、キャリーセーブ加算器 (CSA) を順次接続した回路 (CSAツリー) によ り、それらの一様乱数を順次加算する。

【0057】そのCSAツリー140を構成する基本要 素であるCSAを図8に示す。図8(a)はCSA回路 の入出力を示す図であり、(り)はCSA回路の真理値 を示す図である。また、図9はCSA回路の等化回路を 示す図である。図示のごとく、CSA回路は3ビットの データが入力され、1ビットの箱信号Sと、1ビットの キャリーデータCが出力される、加算器である。とのC SA回路をたとえば図10に示すように順次接続するこ とにより、和信号Sを中心とした加算値と、キャリーデ 30 ータを中心とした加算値Cの2系統の加算値が得られ、 これがフルアダー150で加算されて最終的に10ビッ トの正規分布乱数NSIが得られる。

【0058】前述した図10は、CSAツリー140の 部分回路ADDMSBの構成を示す図である。図10に 示す部分回路ADDMSBでは、4ビットのデータc: $0_3 \sim c + 0_0$, $3 \forall v + 0 \vec{r} - 2 c + 1_2 \sim c$ $+1_0$, $2U_2 + 0\tilde{r} - 3c_1 + 2_1$, $c_1 + 2_0$, および、1ビットのデータで13の合計10ビットのデ ータが入力され、3ビットの和信号S_2~S_0と、 40 2ピットのキャリー信号C_1, C_0が出力される。 なお、CSAツリー140およびフルアダー150のC SA回路の各段の間には、適宜ラッチを配置するのが好 適である。そのようにしておけば動作層波数を高くする ことができ、回路のスループットを上げることができ

【0059】このようなノイズ発生装置60の動作につ いて説明する。ノイズ発生装置60においては、一機制 数発生器100により72ビットのM系列が発生され、 並べ替え回路110により並び替えられて12ビットの (EXOR)を計算する。エクスクルーシブOR演算部 50 6個の乱数列MSO~MSSが生成される。また、EX

13

系列発生器120により6ビットのEX系列ES1が発 生され、これが2回繰り返されて12ビットの乱数列E S2が生成される。

【0060】エクスクルーシブOR演算部130によ り、12ピットの乱数列ES2と乱数列MS0~MS5 のそれぞれのビットのエクスクルーシブORが求めら れ、系72ビットの乱数列MOUTが得られる。この乱 数列MOUTには、「1"の総数が適当に散らばってお り、一様性および正規性が保証されている。エクスクル ーシブOR演算部130から出力された乱数列MOUT 10 い。 に対して、CSAにより構成されたCSAツリー140 により加算処理が行われ、さらにフルアダー150によ り最終的に10ビットの正規分布乱數列乱数列NS1が 得られる。この乱数列NS1がDAC?()に出力され

【0061】以上説明したように、本実施の形態の波形 生成装置1によれば、波形記憶装置10に記憶している 波形データに基づいて所望の波形信号を生成し、ノイズ 発生装置60により実時間で正規分布乱数列に基づいた ノイズ信号を生成している。そして、そのノイズ信号の 20 レベルを副減衰器80により調整する。すなわちS/N 比を調整した後、波形信号と合成し、信号全体のレベル を主演衰器40により調整し、さらにローバスフィルタ 50により高調波ノイズを減衰させた後出力している。 したがって、所望の信号波形に、ランダム正規分布ノイ ズを実時間で印刷した信号波形を生成することができ る。またその際に、ノイズの信号に対するS/N比や、 生成する信号のレベルを所望の値にすることができる。 したがって、そのような所望のノイズを含んだ所望の信 号波形を用いた試験、計測などを適切に行うことができ 30

【りり62】そして特に、波形生成装置!によれば、そ のランダムノイズを生成する際に、M系列としての周期 を維持しながら、従来に比べて1サンブルごとのハミン グ距離がより大きい選移行列に基づいて乱数系列を生成 しているので、より相関の少ない、換言すればよりラン ダムなノイズを生成することができる。またそのノイズ 発生装置は、比較的簡単な構成によりハードウェアの大 規模化を防ぐように構成されているので、これまでの波 形生成装置に十分収容することができる。その結果、そ 40 て P・MPと変換して得られる選移行列に基づいて― のような高性能なランダムノイズを高速に発生して所塑 の信号波形成することのできる波形生成装置を提供する ことができる。

【りり63】なお、本発明は本実施の形態に限られるも本

$$P = \prod_{i,j} (U_i, W_j, y_j)$$

*のではなく、種々の改変が可能である。たとえば、本実 施の形態においては、一様乱数発生器100は 遷移行 列Mに対して、正則行列Aを用いてA、MAと変換して 得られる選移行列に基づいて構成したものであった。し かし、本発明の要旨は、このような変換を行い、M系列 の周期などを維持した状態で遷移する系列の前後でハミ ング距離が大きくなるような遷移行列を得て、その行列 に基づいて一様乱数発生器を模成することにある。した がって、このような変換の他にも任意の変換を行ってよ

14

【0064】まず、Mの代わりに、その転置行列である 'Mを用いてもよいことは明らかである。したがって、 以下に述べる他の例においても、行列Mの代わりに転置 行列⁴Mを用いても等しく有効である。また、直交行列 Uとその転置行列"Uを用いて、「UMUと変換して得 られる遷移行列に基づいて一様乱数発生器 1 () () を構成 してもよい。

【0065】また、その直交行列ひとして、任意の重な り合わない!行からのs、行とう行からのs、行(!≠ j)とを入れ替えた行列Sを用いて、「SMSと変換し て得られる移行列に基づいて一様乱数発生器100を模 成してもよい。たとえば3次の単位行列に対し、上2行 と下1行を交換した(16)に示すような行列は、直交 行列である。

[0066]

【麩13】

$$\begin{pmatrix} 0 & 0 & 1 \\ 1 & 0 & 0 \\ 0 & 1 & 0 \end{pmatrix} \qquad \cdots (16)$$

【りり67】また、遷移行列Mに対して、自己直交行列 Wを用いてWMWと変換して得られる運移行列に基づい て一様乱数発生器100を構成してもよい。自己直交行 列として、単位行列!に第1行第1列(1211)の要素 が1の行列といを加算した行列B(= [+ E])を用い て、BMBと変換して得られる遷移行列に基づいて一様 乱数発生器100を構成してもよい。さらに、遷移行列 Mに対して、正則行列Aしての直交行列Uと自己直交行 列Wとを任意に乗算した(17)に示す行列Pを用い

[0068]

【数14】

... (17)

様乱数発生器100を構成してもよい。

伸し、u., n,は u., n, 20の整数である。

【0069】また、ノイズ発生装置60は、一様乱数発

して、さらに並べ替え回路110により並び替えを行 生器100により生成された72ビットの一様乱数に対 50 い。そのデータに対してEX系列発生器120で生成さ

れた乱数列を用いてエクスクルーシブOR海算部130でエクスクルーシブORが求めている。これらの処理は、いずれもサンブル間での相関をより少なくするために行われるものであり、このようにいくつもの方策をとることはより良質のランダムノイズを得るために好適である。しかしながら、一様乱数発生器100で生成される72ビットの乱数は、この時点で既に従来の方法に比べて十分良質の一様乱数となっている。したがって、並べ替え回路110、および、EX系列発生器120およびエクスクルーシブOR清算部130などの装置は有し 10ないような構成であっても、本発明の目的を達成できることは明らかであり、そのような構成でもよい。そのような構成によれば、より一層ハードウェアの構成を簡単にすることができる。

【0070】さらに、一様乱数発生器100においても、本実施の形態においては、生成する乱数間の相関を小さくするために、72ビットを、13ビット、17ビット、19ビットおよび23ビットに分割し、それぞれに対して独立した乱数系列を生成するようにしている。しかし、本発明に係わる運移行列に基づいた回路を用い 20ることにより、これらの相関も従来に比べて十分小さくなっている。したがって、乱数の周期が21で十分であれば、そのような分割を行わず、72ビットを1つの遷移行列に基づく単一の系列により生成するようにしてもよい。

【① 0 7 1】また、ノイズ発生接置 6 0 の一様乱教発生 器 1 0 0 において、生成する一様乱教の連続する出力の 相関をさらに小さくするためには、M系列を生成する原 始多項式の項数を適度に多くすることや、高次項を含む 原始多項式を用いることが得効であり、そのようにして 30 もよい。また、1 クロックで複数ピット分シフトするこ とも有効であり、そのようにしてもよい。その場合、1 クロックで2 ピット分シフトさせても、M系列の周期は 必ず奇数なので、全体としての周期は減少させず有効で ある。

[0072]

【発明の効果】以上説明したように、本発明のフィズ発生装置によれば、ハードウェアの増加を抑制しながら、*

*高速に良質な正規乱数ノイズを発生することができる。 また、本発明の被形生成装置によれば、ハードウェアの 増加を抑制しながら、良質の正規乱数ノイズを含んだ任 意の波形信号を実時間で生成することができる。

16

【図面の簡単な説明】

【図1】本発明の一実施の形態の波形生成装置の構成を示すプロック図である。

【図2】図1に示した波形生成装置の、ノイズ発生装置の構成を示すブロック図である。

5 【図3】図2に示したノイズ発生装置の一様乱数発生器 における乱数発生方法を説明するための第1の図であ ス

【図4】図2に示したノイズ発生装置の一様乱数発生器 における乱数発生方法を説明するための第2の図であ ス

【図5】図2に示したノイズ発生装置の一様乱数発生器 の構成例を4ビットの乱数系列を用いて例示した図である。

【図6】図2に示したノイズ発生装置のEX系列発生器の構成を説明するための図である。

【図7】図2に示したノイズ発生装置のエクスクルーシブOR演算部の構成を説明するための図である。

【図8】図2に示したノイズ発生装置のCSAツリーの 構成を説明するための図であり、(a)はCSA回路の 入出力を示す図であり、(b)はCSA回路の真理値を 示す図である。

【図9】図8に示したCSA回路の等化回路を示す図である。


【図10】図2に示したノイズ発生装置のCSAツリーの部分回路の構成を示す図である。


【符号の説明】


1…波形生成装置、10…波形記憶装置、20…DAC、30…加算器、40…主減衰器。50…ローバスフィルタ、60…ノイズ発生装置、70…DAC、80…副源衰器、100…一様乱数発生器。110…並べ替え回路、120…EX系列発生器、130…エクスクルーシブOR演算部、140…CSAツリー、150…フルアダー

(10)


[図1]







a 2	ai	ao	S	c
0	0	¢	0	O
0	0	1	1	0
0	1	0	1	0
1	0	O	1	0
٥	1	1	0	1
1	0	1	0	1
1	1	0	0	1
1	ì	1	1	1



[図10]

